4008-622-911
一文读懂雅特力AT32F421系列微控制器工作原理
雅特力AT32F421系列微控制器使用高性能的ARM® CortexTM-M4 32位的RISC内核，工作最大频率为120 MHz，CortexTM-M4内核具有一组DSP指令和提高应用安全性的一个存储器保护单元（MPU）。
AT32F421系列内置高速嵌入式存储器（高达64 K字节的闪存和16 K字节的SRAM），丰富的增强I/O 端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受sLib保护，成为执行代码安 全库区。 器件包含1个12位的ADC、1个模拟比较器、5个通用16位定时器、和1个高级定时器，还包含标准和 先进的通信接口：多达2个I 2C接口、2个SPI接口（复用为I 2S接口）、2个USART接口、和1个红外 发射器。
AT32F421系列工作于-40 °C至+105 °C的温度范围，供电电压2.4 V至3.6 V，省电模式保证低功耗应 用的要求。
功能
内核：ARM® 32位CortexTM-M4 CPU
− 最高120 MHz工作频率，带存储器保护单元 （MPU），内建单周期乘法和硬件除法
− 具有DSP指令集
存储器
− 16 K字节到64 K字节的闪存程序/数据存储器
− 4 K字节的系统存储器作启动加载程序 （Bootloader）用，可一次性配置成一般用 户程序和数据区
− sLib：将指定之主存储区设为执行代码安全 库区，此区代码仅能调用无法读取
− 8 K字节到16 K字节的SRAM
CRC计算单元
复位和电源管理
− 2.4至3.6伏供电和I/O引脚
− 上电/断电复位（POR/PDR）
− 可编程电压监测器（PVD）
− 低功耗模式：睡眠、停机、待机，4个WKUP 引脚可唤醒待机模式
− 支持5个32位的后备寄存器
时钟管理
− 4至25 MHz晶体振荡器
− 内嵌经出厂调校的48 MHz RC振荡器 （25 °C达1 %精度，-40 °C至+105 °C达2 % 精度）
− PLL可灵活配置31至500倍频和1至15分频系 数
− 内嵌带校准的40 kHz RC振荡器
多达39个快速I/O
− 所有都可以映像到外部中断
− 几乎所有I/O可容忍5 V输入电压
− 所有均为快速I/O，寄存器存取速度最高fAHB
− 带校准功能的32 kHz晶体振荡器
5通道DMA控制器
1个12位2 MSPS A/D转换器，多达15个外部输入通道
1个比较器，带5个外部输入通道和1个内部参考电压
多达10个定时器
− 1个16位7通道高级定时器，有6通道PWM输 出，带死区控制和紧急停止功能
− 多达5个16位定时器，每个定时器最多达4个 用于输入捕获/输出比较/PWM或脉冲计数的通 道和增量编码器输入
− 1个16位基本定时器
− 2个看门狗定时器（独立的和窗口型的）
− 系统滴答定时器：24位递减计数器
ERTC：增强型RTC，具有闹钟、亚秒级精度、 及硬件日历
多达7个通信接口
− 2个I 2C接口（支持SMBus/PMBus）
− 2个USART接口；支持主同步SPI和调制解调 器控制；具有ISO7816接口、LIN、IrDA能力
− 2个SPI接口（50兆位/秒），2个均可复用为 I 2S接口
− 红外发射器
串行线调试（SWD）接口
96位的芯片唯一码（UID）
温度范围：-40至+105 °C
封装
− LQFP48 7 x 7 mm
− LQFP32 7 x 7 mm
− QFN32 5 x 5 mm
− QFN32 4 x 4 mm
− QFN28 4 x 4 mm
− TSSOP20 6.5 x 4.4 mm
型号列表
AT32F421 系列器件功能和配置
AT32F421 系列功能框图
时钟树
AT32F421 系列引脚
相关推荐
-
-
新唐N76E003AT20微控制器的介绍、参数、应用以及引脚电路图
新唐N76E003AT20是一款嵌入式闪存型、基于1T 8051的8位高性能微控制器。该指令集与标准80C51完全兼容，并增强了性能。N76E003包含一个名为APROM的高达18K字节的主闪存，其中包含用户代码的内容。N76E003闪存支持应用程序内编程（IAP）功能，可实现片上固件更新。IAP还可以将用户代码阵列的任何块配置为非易失性数据存储器，由IAP写入，并由IAP或MOVC指令读取。还有一个名为LDROM的附加闪存，引导代码通常驻留在其中，用于执行系统内编程（ISP）。LDROM大小可配置为最大4K字节。为了便于编程和验证，Flash允许通过并行写入器或在线编程（ICP）进行电子编程和读取。一旦确认了代码，用户就可以锁定代码以确保安全。N76E003提供丰富的外围设备，包括256字节的SRAM、768字节的辅助RAM（XRAM）、多达18个通用I/O、两个16位定时器/计数器0/1、一个带三通道输入捕获模块的16位定时器2、一个看门狗定时器（WDT）、一个自唤醒定时器（WKT）、，两个带帧错误检测和自动地址识别的UART，一个SPI，一个I²C，五个增强型PWM输出通道，用于所有I/O的八通道共享引脚中断，以及一个12位ADC。外围设备配备了18个具有4级优先级中断能力的源。N76E003配备了三个时钟源，并支持通过软件进行动态切换。三个时钟源包括外部时钟输入、10 kHz内部振荡器和一个16 MHz内部精密振荡器，该振荡器在室温下工厂微调至±1%。N76E003提供了额外的电源监控检测，如通电复位和4级断电检测，这为高可靠性系统设计稳定了通电/断电序列。N76E003微控制器的操作消耗非常低的功率，具有两种经济的功率模式降低功耗－空闲和断电模式，可通过软件选择。空闲模式关闭CPU时钟，但允许继续外围设备操作。断电模式会停止整个系统时钟，以实现最低功耗。N76E003的系统时钟也可以通过软件时钟分频器来降低，这使得执行性能和功耗之间具有灵活性。凭借高性能CPU核心和丰富的精心设计的外围设备，N76E003可以满足通用、家用电器或电机控制系统的要求。特征CPU：全静态设计8位高性能1T8051 CMOS微控制器。与MCS-51完全兼容的指令集。4优先级中断功能。双数据指针（DPTR）。操作：宽电源电压从2.4V到5.5V。宽工作频率高达16 MHz。工业温度等级：-40℃～+105℃。内存：用户代码最多18K字节的APROM。可配置4K/3K/2K/1K/0K字节的LDROM，为用户开发的引导代码提供了灵活性。闪存，每个页面128字节。内置应用程序可编程（IAP）。为安全起见，代码锁定。256字节片上RAM。MOVX指令访问的额外768字节片上辅助RAM（XRAM）。时钟源：当VDD为5.0V时，16 MHz高速内部振荡器微调至±1%，在所有条件下均为±2%。10kHz低速内部振荡器。外部时钟输入。通过软件进行动态时钟源切换。可编程系统时钟分频器，最高可达1/512。外围设备：最多17个通用I/O引脚和一个仅限输入的引脚。所有输出引脚都具有单独的2电平转换速率控制。两个与标准8051兼容的16位定时器/计数器0和1。可以选择一个带有三通道输入捕获模块和9个输入引脚的16位定时器2。一个16位自动重新加载定时器3，它可以是UART的波特率时钟源。定时器的一个16位PWM计数器中断。一个可编程看门狗定时器（WDT），由专用10kHz内部电源计时。一个专用的自唤醒定时器（WKT），用于省电模式的自定时唤醒。两个全双工UART端口，具有帧错误检测和自动地址识别功能。TXD和UART0的RXD引脚可通过软件进行交换。一个SPI端口，具有主模式和从模式，当系统时钟为16 MHz时，最高可达8 Mbps。一条I²C总线，具有主模式和从模式，数据速率高达400 kbps。三对，六路脉宽调制器（PWM）输出，可选择10个输出引脚。，高达16位分辨率，具有不同的模式和用于电机控制的故障制动功能。引脚中断的八个通道，所有I/O端口共享，边缘/电平配置可变侦查一个12位ADC，高达500 ksps的转换速率，硬件触发和转换结果比较便于电机控制。电源管理：两种功率降低模式：怠速和断电模式。电源监视器：带低功率模式的Brown out detection（BOD）可用，4级选择，中断或重置选项。上电复位（POR）。强大的ESD和EFT免疫力。开发工具：具有KEILTM开发环境的Nuvoton片上调试器（OCD）。Nuvoton在线编程器（ICP）。Nuvoton通过UART进行系统内编程（ISP）。应用家电电子玩具电动工具电子门锁引脚方框图定时器2自动重新加载模式和输入捕获模块功能框图
-
-
技术分享！一套FPGA工程无缝兼容两款管脚不同的板卡
试想这样一种场景，有两款不同的FPGA板卡，它们的功能代码90%都是一样的，但是两个板卡的管脚分配完全不同，一般情况下，我们需要设计两个工程，两套代码，之后还需要一直维护两个版本。 那么有没有一种自动化的方式，实现一个工程，编译出一个程序文件，下载到这两个不同的板卡上，都可以正常运行呢？本文以开发板A和开发板B为例，介绍如何实现一套FPGA工程无缝兼容两款管脚不同的板卡？两款开发板的时钟信号分别为clk_a和clk_b，分别位于两个不同的芯片管脚，两个开发板的FPGA型号完全一致，外部时钟的频率也一样。首先需要判断当前是哪款板卡？实现方式是通过两个计数器，分别对时钟信号进行计数，由于两款板子的时钟信号分别位于不同的管脚，所以只有一个计数器会累加，并达到目标值，这样就实现了板卡型号的自动区分。具体代码如下：/********************************************************************** Copyright © blog.csdn.net/whik1194* ModuleName : board_sel.v* CreateTim : 2023年11月5日 19:16:48* Author : mcu149* Function : function* Version : v1.0* Version | Modify* ----------------------------------* v1.0 | first version*********************************************************************/module board_sel(//Inputsinput clk_a, //100MHzinput clk_b, //100MHz//Outputsoutput reg [1:0] sel = 2d0,output reg rst_n = 1b0);//1.parameter// parameter LATCH_TIME = 10_000_000 / 10; //10ms// parameter RESET_TIME = 100_000_000 / 10; //100ms// forsimulationparameter LATCH_TIME = 5_000 / 10; //simulation, 5 usparameter RESET_TIME = 10_000 / 10; //simulation, 10 us//2.localparamlocalparam BOARD_A = 2d1;localparam BOARD_B = 2d2;//3.regreg [31:0] cnt_a = 0;reg [31:0] cnt_b = 0;//4.wire//5.assign//6.alwaysalways @ (posedge clk_a) beginif(cnt_a < LATCH_TIME + RESET_TIME)cnt_a <= cnt_a + 1;endalways @ (posedge clk_b) beginif(cnt_b < LATCH_TIME + RESET_TIME)cnt_b <= cnt_b + 1;endalways @ (*) beginif(cnt_a == LATCH_TIME)sel <= BOARD_A;else if(cnt_b == LATCH_TIME)sel <= BOARD_B;endalways @ (*) beginif((cnt_a == LATCH_TIME + RESET_TIME) || (cnt_b == LATCH_TIME + RESET_TIME))rst_n <= 1;end//7.instanceendmodule //board_sel end这里的代码，使用了寄存器定义时赋初值0的一个小技巧，一般工程不建议这么使用。板卡区分之后，再根据区分的结果即sel的值对输出、输入分别进行选择。具体实现如下：/********************************************************************** Copyright © blog.csdn.net/whik1194* ModuleName : board_sel.v* CreateTim : 2023年11月5日 19:40:48* Author : mcu149* Function : function* Version : v1.0* Version | Modify* ----------------------------------* v1.0 | first version*********************************************************************/module board_dock(//Inputsinput [1:0] sel,input clk_a,input clk_b,input uart_txd,input led1,//Outputsoutput clk,output uart_txd_a,output uart_txd_b,output led1_a,output led1_b);//1.parameter//2.localparamlocalparam BOARD_A = 2d1;localparam BOARD_B = 2d2;localparam DEFAULT_OUT_VALUE = 1b1;//3.reg//4.wire//5.assignassign clk = (sel == 2d0 ) ? DEFAULT_OUT_VALUE : ((sel == BOARD_B) ? clk_b : clk_a );assign uart_txd_a = (sel == BOARD_A) ? uart_txd : DEFAULT_OUT_VALUE;assign uart_txd_b = (sel == BOARD_B) ? uart_txd : DEFAULT_OUT_VALUE;assign led1_a = (sel == BOARD_A) ? led1 : DEFAULT_OUT_VALUE;assign led1_b = (sel == BOARD_B) ? led1 : DEFAULT_OUT_VALUE;//6.always//7.instanceendmodule //board_dock end仿真文件：`timescale 1ns/1ps`define BRD_A// `define BRD_Bmodule top_tb;localparam PERIOD = 10; //10nslocalparam BOARD_A = 2d1;localparam BOARD_B = 2d2;reg clk_a;reg clk_b;reg uart_txd;reg led1;wire [1:0] sel;wire rst_n;`ifdef BRD_Aalways #(PERIOD/2) clk_a <= !clk_a;`endif`ifdef BRD_Balways #(PERIOD/2) clk_b <= !clk_b;`endifinitial begin$display("testbench: %s", "top_tb");clk_a = 0;clk_b = 0;uart_txd = 0;led1 = 0;endalways #(500_000) uart_txd <= !uart_txd;always #(200_000) led1 <= !led1;board_sel board_sel_ut0(//Inputs.clk_a(clk_a), //100MHz.clk_b(clk_b), //100MHz//Outputs.sel(sel),.rst_n(rst_n));board_dock board_dock_ut0(//Inputs.sel(sel),.clk_a(clk_a),.clk_b(clk_b),.uart_txd(uart_txd),.led1(led1),//Outputs.clk(clk),.uart_txd_a(uart_txd_a),.uart_txd_b(uart_txd_b),.led1_a(led1_a),.led1_b(led1_b));endmodule //top_tb end总结本文所提出的方式，可以在某些应用场景对板卡实现一定的兼容性，比如用来固件在线升级所使用的Golden镜像工程，不同的板子共用此工程，以后只需要维护一套代码即可。当然这种方式也有一定的局限性，比如需要两款板卡的FPGA芯片型号一致、晶振频率一致，比如同样为XC7K325T，外部输入单端50M时钟。
哦! 它是空的。